
Práctica 3

Diseño de sistemas digitales secuenciales: flip-flops y contadores

INTRODUCCIÓN:

El objetivo de esta práctica es continuar con el manejo del diseño de esquemáticos y la simulación de circuitos digitales. En esta práctica se plantean una serie de ejercicios sobre diseño de sistemas secuenciales, utilizando, principalmente, flip-flops (FF) y contadores.

En la primera semana correspondiente a esta práctica, los estudiantes deben realizar el diseño y simulación de todos los ejercicios utilizando la herramienta Xilinx ISE. La segunda semana, la sesión será voluntaria, y se realizará el montaje de algunos de los ejercicios realizados anteriormente tanto de la práctica 3 como de la práctica 1.

Parte 1: Diseño y simulación (primera semana)

Durante la primera semana correspondiente a esta práctica, se llevarán a cabo 3 diseños, con sus correspondientes simulaciones, con el objetivo de comprender 3 tipos de aplicación de los circuitos secuenciales basados en FF dispositivos sincronizados por una señal digital periódica denominada reloj: introducir un **retardo** temporal en una señal, **contador** de N estados (ciclos) de una señal y **divisor de frecuencia**.

Ejercicio 1: Circuito Retardo

Se pide:

Diseñe un circuito en el que la salida de 4 bits Q0Q1Q2Q3, ejecute la secuencia 0000-1000-1100-1110-1111-0000-1000... Para ello dispone de 4 biestables de tipo D (componente *fdc* en ISE): D0, D1, D2 y D3, sincronizados por un mismo reloj (entrada CLK) y alimentados con el mismo reset asíncrono (entrada CLR).

Para probar el correcto funcionamiento del diseño se proporciona un fichero de testbench "p3ej1_tb.vhd".

Para que el banco de pruebas funcione correctamente se debe cumplir lo siguiente:

Nombre del esquemático: p3ej1.sch

Nombre de las entradas: CLK, CLR

Nombre de las salidas: Q0, Q1, Q2, Q3

Durante la simulación, reflexione sobre el comportamiento del circuito para sus distintas salidas, tras llevar a cabo un reset general en la misma, tratando de justificar el objetivo de este tipo de circuito (retardo de una señal digital).

Ejercicio 2: Contador de N estados

El símbolo cb4cled representa un circuito contador disponible en las librerías de símbolos de Xilinx ISE. Es un contador binario bidireccional de 4 bits (16 posiciones o estados diferentes) con entradas de carga (señal L), clock enable (señal CE), dirección (señal UP) (cuenta hacia delante o hacia atrás) y reset asíncrono. **Para conocer su funcionamiento en detalle se recomienda seleccionar este componente con el botón derecho del ratón -> Object Properties -> Symbol Info.**

Se pide:

A partir del símbolo cb4cled realizar un contador que cuente de N a 15 cíclicamente, donde N será el dígito más significativo, distinto de cero, del DNI del estudiante. Para obtener la secuencia deseada debemos modificar externamente el funcionamiento del contador utilizando las puertas lógicas que sean necesarias. El circuito debe ser completamente síncrono excepto en el “reseteo” inicial. Un ciclo después del valor inicial de reset (“0000”), el contador debe pasar al valor N y a partir de ahí contar cíclicamente de N a 15, sin volver nunca a 0.

Para probar el correcto funcionamiento del diseño se proporciona un fichero de testbench “p3ej2_tb.vhd”.

Para que el banco de pruebas funcione correctamente se debe cumplir lo siguiente:

Nombre del esquemático: p3ej2.sch
Nombre de las entradas: CLK, INIT
Nombre de las salidas: Q3, Q2, Q1, Q0

Ejercicio 3: Contador como divisor de frecuencia

El símbolo cd4cle representa un circuito contador disponible en las librerías de símbolos de Xilinx ISE. Es un contador BCD (de 0 a 9). **Para conocer su funcionamiento en detalle se recomienda seleccionar este componente con el botón derecho del ratón -> Object Properties -> Symbol Info.**

Se pide:

Conectar en cascada dos contadores cd4cle y las puertas lógicas necesarias, para implementar un circuito cuya señal de salida SIG_DIV será un pulso alto de un ciclo cada 15 ciclos de CLK, es decir, será una señal cuya frecuencia será la de CLK dividida por 15.

Para probar el correcto funcionamiento del diseño se proporciona un fichero de testbench “p3ej3_tb.vhd”.

Para que el banco de pruebas funcione correctamente se debe cumplir lo siguiente:

Nombre del esquemático: p3ej3.sch
Nombre de las entradas: CLK, INIT
Nombre de las salidas: SIG_DIV

Parte 2: Montaje voluntario (segunda semana)

En esta sesión de prácticas voluntaria se podrán realizar montajes de la práctica 1 o bien de la práctica 3 con el fin entrenar el uso del instrumental hardware de la asignatura.

Si realiza el montaje de la práctica 1:

Realice el montaje, utilizando la **cantidad de componentes mínima posible, del ejercicio 2 de la práctica 1** diseñado. Los pasos a seguir son:

- Verificar y optimizar, partiendo del esquemático generado durante la fase de diseño, la cantidad de componentes necesarios para realizar el montaje.
- En caso de que se decida modificar el diseño para acomodar mejor la cantidad de puertas a las existentes en cada circuito integrado con los que se realizará el montaje, redibujarlo y volver a simular para asegurarse de que no se han cometido errores al adaptar ese diseño para encajarlo mejor dentro de los circuitos integrados disponibles. Los circuitos integrados disponibles para esta práctica son los siguientes:
 - a. Integrado 74HC04: contiene 6 inversores
 - b. Integrado 74HC08: contiene 4 puertas AND de 2 entradas
 - c. Integrado 74HC21: contiene 2 puertas AND de 4 entradas
 - d. Integrado 74HC32: contiene 4 puertas OR de 2 entradas

Si realiza el montaje de la práctica 3:

Realice el **montaje de los ejercicios 1 y 2 de la práctica 3** diseñado la semana anterior. Los pasos a seguir son:

- Verificar y optimizar, partiendo del esquemático generado durante la fase de diseño y simulación, la cantidad de componentes necesarios para realizar el montaje, acomodándose a la cantidad de puertas existentes en cada circuito integrado con los que se realizará el montaje. Tenga en cuenta, especialmente, que los flip-flops y contador que deberá utilizar (incluidos en la bolsa de componentes) son los integrados 74HC175 y 74HC163 y que pueden tener diferencias con los componentes de Xilinx ISE que utilizó en sus diseños de la primera semana. Estudie sus hojas de datos para verificar esas posibles diferencias. Utilice el menor número de componentes posible.
- Vuelva a simular el circuito para asegurarse de que no se han cometido errores al adaptar ese diseño para encajarlo mejor dentro de los circuitos integrados disponibles.
- A partir de este esquemático optimizado genere el diagrama de montaje, netlist o diagrama anotado.

Todos estos pasos deberán ser realizados con anterioridad al día de realización de la práctica, siendo el montaje de componentes en los entrenadores la única tarea a realizar en el horario de clase.

Un buen diagrama de montaje debe ser claro, completo y no contener ambigüedades de ningún tipo. Debe poder montarlo alguien completamente ajeno al diseño sin necesidad de realizar preguntas ni consultar otra documentación que la incluida en el propio diagrama.